WEKO3
-
RootNode
アイテム
カスタムプロセッサ構築用FPGAプラットフォームの開発と評価
https://uec.repo.nii.ac.jp/records/4856
https://uec.repo.nii.ac.jp/records/4856c43b3eb5-2775-4041-ad7d-cdf5088110ac
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
|
Item type | 学位論文 / Thesis or Dissertation(1) | |||||||||
---|---|---|---|---|---|---|---|---|---|---|
公開日 | 2014-03-25 | |||||||||
タイトル | ||||||||||
タイトル | カスタムプロセッサ構築用FPGAプラットフォームの開発と評価 | |||||||||
言語 | ja | |||||||||
言語 | ||||||||||
言語 | jpn | |||||||||
資源タイプ | ||||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_46ec | |||||||||
資源タイプ | thesis | |||||||||
著者 |
佐藤, 遼
× 佐藤, 遼
|
|||||||||
抄録 | ||||||||||
内容記述タイプ | Abstract | |||||||||
内容記述 | プロセッサの性能向上は今なお求められており,更なる処理性能向上にはプロセッサアーキテクチャの改善が必要である.プロセッサアーキテクチャの研究ではアイディアの検証はソフトウェアシミュレーションによって行われることが多い.しかしながら,回路規模の増大や処理の複雑化によって評価にかかる時間が増大するという問題が顕在化している.そこで注目すべき解決策が,Field Programmable Gate Array(FPGA) を用いたエミュレーション方法である.FPGA はハードウェアチップを設計するより,簡単に所望の回路を実現することができ,かつハードウェアの動作をソフトウェアよりも高速に模倣させることができる.また,何度でも内容を変更・修正できるため,動作確認のテストを容易に行うことができる.このためFPGA を用いたアーキテクチャ研究の高速化は有用な手段の一つと考えられる.そこで本論文ではARMのISA をベースとするカスタムプロセッサ構築用FPGAプラットフォームを独自に実現することを最終的な目的として,プロセッサを独自に実装し,動作検証と評価を行う.本稿ではカスタムプロセッサ構築用FPGA プラットフォームの実現を最終的な目的としてFPGAプラットフォームの実装と評価を行った.第一に,設計したプロセッサが想定通りに実装できていることを検証した.第二に,様々なプログラムに対してプロセッサが動作可能であることを確認した.第三に,シリアル通信でプロセッサのメモリにアクセスする機構を追加実装した.第四に,PCIe 通信でプロセッサの性能評価指数を出力する機構を追加実装した.最後に,シミュレータとFPGAで,プロセッサの検証にかかる実行時間を比較した.これらの検証結果からFPGA による拡張性,高速動作性を確認し,カスタムプロセッサ構築用FPGAプラットフォームとして有用であることを確認した.加えて今後の研究の方向性として提案システムの改善点をまとめた. | |||||||||
学位授与機関 | ||||||||||
学位授与機関名 | 電気通信大学 | |||||||||
学位授与年度 | ||||||||||
内容記述タイプ | Other | |||||||||
内容記述 | 2013 | |||||||||
学位授与年月日 | ||||||||||
学位授与年月日 | 2014-03-25 |