{"created":"2023-05-15T08:42:09.658972+00:00","id":6803,"links":{},"metadata":{"_buckets":{"deposit":"e1d5c5de-fe0e-42b8-a16e-fa360ba856c4"},"_deposit":{"created_by":13,"id":"6803","owners":[13],"pid":{"revision_id":0,"type":"depid","value":"6803"},"status":"published"},"_oai":{"id":"oai:uec.repo.nii.ac.jp:00006803","sets":["34:173"]},"author_link":["16083"],"control_number":"6803","item_10006_date_granted_11":{"attribute_name":"学位授与年月日","attribute_value_mlt":[{"subitem_dategranted":"2016-09-30"}]},"item_10006_degree_grantor_9":{"attribute_name":"学位授与機関","attribute_value_mlt":[{"subitem_degreegrantor":[{"subitem_degreegrantor_name":"電気通信大学"}]}]},"item_10006_degree_name_8":{"attribute_name":"学位名","attribute_value_mlt":[{"subitem_degreename":"修士"}]},"item_10006_description_10":{"attribute_name":"学位授与年度","attribute_value_mlt":[{"subitem_description":"2016","subitem_description_type":"Other"}]},"item_10006_description_7":{"attribute_name":"抄録","attribute_value_mlt":[{"subitem_description":"近年の汎用計算機はCPU以外にGPUや専用アクセラレーションユニット等，様々なハードウェアがプログラマブルデバイスとして搭載されるようになった．特に，GPUやIntel(R)Xeon Phiのようなメニーコアアーキテクチャの拡張デバイスが搭載される例が多く，スーパーコンピュータへの導入事例も多い．例えば，東京工業大学のスーパーコンピュータ，TSUBAMEは多数のCPU及びGPUで構成される．他には，TOP500上位にランクインするスーパーコンピュータにおいてもGPUやXeon Phiなどのメニーコアデバイスが採用されている例が多く見られる．このような構成のマシンでは，CPUとアクセラレーションユニットが効率良く協調動作するプログラムを実装すると高い性能を発揮できる．アクセラレーションユニットを活用する技術は未知な部分が多く存在し，高い性能を実現するための理論的な研究及び実験的な研究が盛んに行われている．　しかしながら，これらの研究はアクセラレーションユニット上で高い性能を実現することを目的として完結している例が多く，計算機上のアクセラレーションユニットは十分に活用できているが，CPUが十分に活用できていない例が多く見られる．これはアクセラレーションユニットのみならず，CPUも適切に活用すれば更なる性能向上ができる可能性を示している．本研究では，計算リソースが複数混在した計算機上（CPU 4 cores 8 threads + GPU 2台）において，GPUアクセラレーションの成功実績のある最短経路探索アルゴリズムであるIDA*アルゴリズム（Iterative Deepening A* algorithm）をGPU実行のみならず，計算機上の計算リソース全て（CPU＋GPU）を効率良く動作させることを目的とし，単純なGPUアクセラレーションを行った場合よりも高速な実装手法の有無を検討した．研究成果として，IDA*アルゴリズムをルービックキューブの最短解探索に適用した場合において，CPUとGPUを同時に効率良く使用する実装手法を3つ提案することができ，従来手法に対し高いパフォーマンスを得ることに成功した．","subitem_description_type":"Abstract"}]},"item_10006_text_22":{"attribute_name":"専攻","attribute_value_mlt":[{"subitem_text_value":"情報システム学研究科"},{"subitem_text_value":"情報ネットワークシステム学専攻"}]},"item_10006_version_type_18":{"attribute_name":"著者版フラグ","attribute_value_mlt":[{"subitem_version_resource":"http://purl.org/coar/version/c_ab4af688f83e57aa","subitem_version_type":"AM"}]},"item_creator":{"attribute_name":"著者","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"早川, 広記","creatorNameLang":"ja"},{"creatorName":"ハヤカワ, ヒロキ","creatorNameLang":"ja-Kana"},{"creatorName":"Hayakawa, Hiroki","creatorNameLang":"en"}],"nameIdentifiers":[{}]}]},"item_files":{"attribute_name":"ファイル情報","attribute_type":"file","attribute_value_mlt":[{"accessrole":"open_date","date":[{"dateType":"Available","dateValue":"2016-10-17"}],"displaytype":"detail","filename":"1352023.pdf","filesize":[{"value":"2.3 MB"}],"format":"application/pdf","licensetype":"license_note","mimetype":"application/pdf","url":{"label":"1352023.pdf","url":"https://uec.repo.nii.ac.jp/record/6803/files/1352023.pdf"},"version_id":"d3ce9600-d035-415f-a050-77bbf573034a"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourcetype":"thesis","resourceuri":"http://purl.org/coar/resource_type/c_46ec"}]},"item_title":"IDA*アルゴリズム（Iterative Deepening A* algorithm）の計算リソース多種混在ハードウェア向けの最適な実装方法の検討","item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"IDA*アルゴリズム（Iterative Deepening A* algorithm）の計算リソース多種混在ハードウェア向けの最適な実装方法の検討","subitem_title_language":"ja"}]},"item_type_id":"10006","owner":"13","path":["173"],"pubdate":{"attribute_name":"PubDate","attribute_value":"2016-09-30"},"publish_date":"2016-09-30","publish_status":"0","recid":"6803","relation_version_is_last":true,"title":["IDA*アルゴリズム（Iterative Deepening A* algorithm）の計算リソース多種混在ハードウェア向けの最適な実装方法の検討"],"weko_creator_id":"13","weko_shared_id":-1},"updated":"2023-09-12T02:29:38.984537+00:00"}