@misc{oai:uec.repo.nii.ac.jp:00002147,
 author = {眞島, 一貴 and Mazima, Kazuki},
 month = {2016-09-20},
 note = {2012, 計算機の性能向上のボトルネックに，プロセッサとメモリ間のアクセスレイテンシが挙げられる．このアクセスレイテンシを隠蔽するために，プロセッサの近くに小容量で高速なアクセスができるキャッシュメモリを置き，キャッシュを介したデータや命令の転送が行われている．しかし，キャッシュは小容量であるため，必要なデータを格納できないことがあり，性能の低下を招いている．キャッシュを無駄なく使うためには，キャッシュラインにどのようなデータを載せるか，あるいは追い出すかが重要である．キャッシュを管理するキャッシュアルゴリズムには，LRU(Least Recently Used) が広く使われているが，プログラムによってはLRU を用いることで性能が低下する問題が指摘されてお，RRIP(Re-Reference Interval Prediction) をはじめ，問題を解決するためのアルゴリズムが数多く提案されている．またプリフェッチを用い，キャッシュラインに予めデータを入れることでキャッシュミスを防ぐ手法も多く提案されている．しかし，プリフェッチは実行するプログラムやキャッシュサイズの大小によって効果が変化することから，性能が低下してしまうことが指摘されている．本研究では，高効率なキャッシュ性能を実現するために，データの置き換えとプリフェッチを組み合わせ，局所性のあるデータの追い出し防止を目的としたキャッシュアルゴリズムを提案する．プリフェッチによって得られたデータに，キャッシュライン上に格納されているデータが含まれていたならば，近い未来にアクセスされるデータをキャッシュラインに残すようにキャッシュの追い出し順序を変更することで，キャッシュの処理性能を向上させる．シミュレータを用いた性能評価を行った結果，プリフェッチを行った既存手法に対し，キャッシュ性能を向上させることができた．},
 title = {プリフェッチ情報を利用したキャッシュ置き換え手法の検討},
 year = {},
 yomi = {マジマ, カズキ}
}