{"created":"2023-05-15T08:38:56.281533+00:00","id":2097,"links":{},"metadata":{"_buckets":{"deposit":"c3e0ac16-c1e3-4e9b-aecb-8c67d9f5d8f6"},"_deposit":{"created_by":3,"id":"2097","owners":[3],"pid":{"revision_id":0,"type":"depid","value":"2097"},"status":"published"},"_oai":{"id":"oai:uec.repo.nii.ac.jp:00002097","sets":["34:36"]},"author_link":["9514"],"control_number":"2097","item_10006_date_granted_11":{"attribute_name":"学位授与年月日","attribute_value_mlt":[{"subitem_dategranted":"2012-09-28"}]},"item_10006_degree_grantor_9":{"attribute_name":"学位授与機関","attribute_value_mlt":[{"subitem_degreegrantor":[{"subitem_degreegrantor_name":"電気通信大学"}]}]},"item_10006_description_10":{"attribute_name":"学位授与年度","attribute_value_mlt":[{"subitem_description":"2012","subitem_description_type":"Other"}]},"item_10006_description_7":{"attribute_name":"抄録","attribute_value_mlt":[{"subitem_description":"連続的に流入するデータ(データストリーム)を処理するデータストリーム管理システム(Data Stream Management System, DSMS)の主要演算の一つにウィンドウジョインがある．ストリームデータ処理ではリアルタイム性が重視されるため，ウィンドウジョインのDSMSへの演算負荷が大きいことが問題となる．この課題の解決法として，ウィンドウジョイン・アルゴリズムの一つであるハンドシェイクジョインを専用ハードウェアとしてFPGA　(Field-Programmable Gate Array)上に実現する手法を提案する．一般的に，処理性能向上にはハードウェア化が有効な方法であるが，高い演算性能を達成するためには処理を並列的に行う必要がある．しかし，本来ウィンドウジョインは逐次的な処理であるため，ウィンドウジョインをハードウェア化してアクセラレーションするには，いかにして並列的な処理を導入するかが重要になる．ハンドシェイクジョインは，並列処理を念頭に考案されたアルゴリズムであるため，専用ハードウェアとして実装できれば高い処理性能が期待できる．しかし，先行研究ではハードウェア化する際の問題点が明らかにされていない．本論文では，ハンドシェイクジョインを専用ハードウェアとして実装する際の問題点を明らかにし，解決することにより，高い並列度を実現する．提案手法を用いることにより，二つのデータストリームに対して結合キーの比較処理を並列実行することが可能となる．このとき，分散して出力されるデータ(出力タプル)を集約(マージ)する機構が必要となる．ハンドシェイクジョインでは，ツリー型のマージネットワークにより出力タプルを集約する．しかし，ツリー型のネットワークでは，マージネットワークがシステム全体のパフォーマンスのボトルネックとなる問題が生じるため，提案するアダプティブ・マージネットワークによりその問題の軽減が可能であることを示す．また，ハンドシェイクジョインでは結合キーの比較処理を並列的に行い，結果が出力される．そのため，出力タプルが同時多発的に生成される場合があり，出力タプルの数が瞬間的に内部のバッファサイズを超えてしまいオーバーフローを起こすという問題が生じる．提案手法では，この問題に対してアドミッション制御機構を導入することで， バッファ・オーバーフロー(出力タプルの欠落)の回避が可能となることを示す．","subitem_description_type":"Abstract"}]},"item_10006_text_22":{"attribute_name":"専攻","attribute_value_mlt":[{"subitem_text_value":"情報ネットワークシステム学専攻"}]},"item_creator":{"attribute_name":"著者","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"Oge, Yasin","creatorNameLang":"en"},{"creatorName":"オゲ, ヤースィン","creatorNameLang":"ja"}],"nameIdentifiers":[{}]}]},"item_files":{"attribute_name":"ファイル情報","attribute_type":"file","attribute_value_mlt":[{"accessrole":"open_date","date":[{"dateType":"Available","dateValue":"2016-09-20"}],"displaytype":"detail","filename":"1152007.pdf","filesize":[{"value":"1.2 MB"}],"format":"application/pdf","licensetype":"license_note","mimetype":"application/pdf","url":{"label":"1152007.pdf","url":"https://uec.repo.nii.ac.jp/record/2097/files/1152007.pdf"},"version_id":"0ff7d104-97f5-461e-b193-2ceea0f0b3e9"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"eng"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourcetype":"thesis","resourceuri":"http://purl.org/coar/resource_type/c_46ec"}]},"item_title":"Design and Implementation of a Hardware Accelerator for Handshake Join on FPGA","item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"Design and Implementation of a Hardware Accelerator for Handshake Join on FPGA","subitem_title_language":"en"}]},"item_type_id":"10006","owner":"3","path":["36"],"pubdate":{"attribute_name":"PubDate","attribute_value":"2012-09-28"},"publish_date":"2012-09-28","publish_status":"0","recid":"2097","relation_version_is_last":true,"title":["Design and Implementation of a Hardware Accelerator for Handshake Join on FPGA"],"weko_creator_id":"3","weko_shared_id":-1},"updated":"2023-10-04T06:05:03.174321+00:00"}