{"created":"2023-05-15T08:38:54.458962+00:00","id":1944,"links":{},"metadata":{"_buckets":{"deposit":"1d6ca1c9-5a7b-4ab5-9833-5f6b46a2e1cb"},"_deposit":{"created_by":3,"id":"1944","owners":[3],"pid":{"revision_id":0,"type":"depid","value":"1944"},"status":"published"},"_oai":{"id":"oai:uec.repo.nii.ac.jp:00001944","sets":["34:39"]},"author_link":["9242"],"control_number":"1944","item_10006_date_granted_11":{"attribute_name":"学位授与年月日","attribute_value_mlt":[{"subitem_dategranted":"2016-03-25"}]},"item_10006_degree_grantor_9":{"attribute_name":"学位授与機関","attribute_value_mlt":[{"subitem_degreegrantor":[{"subitem_degreegrantor_name":"電気通信大学"}]}]},"item_10006_description_10":{"attribute_name":"学位授与年度","attribute_value_mlt":[{"subitem_description":"2015","subitem_description_type":"Other"}]},"item_10006_description_7":{"attribute_name":"抄録","attribute_value_mlt":[{"subitem_description":"近年半導体技術の進歩により3次元積層技術が開発され、半導体チップの更なる性能向上が期待されている。 3次元積層実装を行うことによってトランジスタ数あたりのチップ面積（フットプリント）を減少させることが出来、さらにはモジュール（一定の機能をもったひとまとまりの回路）同士の幾何学的な距離が短くなり，平面配置に比べて配線長を短縮することが出来る。さらに、積層間の結線を行う際にチップ外に配線を通して結線するワイヤボンディングに代わり、積層内を貫通する電極であるTSVを用いる事で積層間配線長を短縮できるようになった。3次元積層技術の利点としてチップ面積の減少とそれに伴う歩留まりの向上、モジュール間配線の減少による高速化と消費電力の減少、バンド幅の増加、異なるプロセスの混在など数多くの利点が挙げられ、TSVによる柔軟な配線はこれらをさらに促進する。一方で3次元積層技術の問題点は、設計の難化、製造コストの増大、熱密度の増加が挙げられる。柔軟な層間配線を可能とするTSVだが、通常配線に比べれば100?1000倍程度の大きさとなる。更に総配線長はTSVがどこに配置されるかによって大きく変化する。しかし、従来の手法ではモジュール位置が優先され，TSVの配置が最適化されない。そこで本論文では複数のTSVをまとめて扱い，TSV配置を準最適化する探索配置アルゴリズムを提案する。我々の手法ではTSVを配置するための場所を仮想的なモジュール、「TSVモジュール」として他のモジュールと同様に探索アルゴリズムに従って準最適化する。提案システムの評価ではシングルコアプロセッサ、マルチコアプロセッサについてフロアプランを取得した。 これらの評価を行い、TSVモジュールを導入することでいままでより配線が向上したフロアプランを得ることが出来た。これはシングルコアだけではなくマルチコアでも同様なことが言えた。また、従来のシーケンスペアではホワイトスペースが出来ないような位置にTSVモジュールが存在することで、本来の手法では配置されないような場所にもTSVを配置するのに適した場所が存在する事がわかった。","subitem_description_type":"Abstract"}]},"item_creator":{"attribute_name":"著者","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"村田, 篤志","creatorNameLang":"ja"},{"creatorName":"ムラタ, アツシ","creatorNameLang":"ja-Kana"},{"creatorName":"Murata, Atsushi","creatorNameLang":"en"}],"nameIdentifiers":[{}]}]},"item_files":{"attribute_name":"ファイル情報","attribute_type":"file","attribute_value_mlt":[{"accessrole":"open_date","date":[{"dateType":"Available","dateValue":"2016-09-20"}],"displaytype":"detail","filename":"1452021.pdf","filesize":[{"value":"14.5 MB"}],"format":"application/pdf","licensetype":"license_note","mimetype":"application/pdf","url":{"label":"1452021.pdf","url":"https://uec.repo.nii.ac.jp/record/1944/files/1452021.pdf"},"version_id":"f1f60209-c55d-41a1-84c9-5f8b9899d035"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourcetype":"thesis","resourceuri":"http://purl.org/coar/resource_type/c_46ec"}]},"item_title":"TSVを考慮した3次元積層プロセッサ向けフロアプランナの提案とマルチコアプロセッサの配置設計","item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"TSVを考慮した3次元積層プロセッサ向けフロアプランナの提案とマルチコアプロセッサの配置設計","subitem_title_language":"ja"}]},"item_type_id":"10006","owner":"3","path":["39"],"pubdate":{"attribute_name":"PubDate","attribute_value":"2016-03-25"},"publish_date":"2016-03-25","publish_status":"0","recid":"1944","relation_version_is_last":true,"title":["TSVを考慮した3次元積層プロセッサ向けフロアプランナの提案とマルチコアプロセッサの配置設計"],"weko_creator_id":"3","weko_shared_id":-1},"updated":"2023-09-14T01:39:11.174255+00:00"}