

## FPGA を使った論理回路用実験装置

奈良岡 雅人\* 鈴木 貢\*  
 楯岡 孝道\* 阿部 公輝\*

### FPGA Logic Trainer for Logic Design Laboratory

Masato NARAOKA,\* Mitsugu SUZUKI,\* Takamichi TATEOKA\* and Kôki ABE\*

#### Abstract

An equipment for logic design laboratory was developed using an FPGA (Field Programmable Gate Array). By means of CAD (Computer-Aided Design) software along with the equipment, students can perform experiments for designing and implementing real hardware circuits by wiring logic symbols. The equipment we call FPGA Logic Trainer has several advantages such that misconnections due to broken wires do not occur, and erroneous designs by students can never crash the equipment. It is compact and inexpensive, in spite of accommodating a large number of gates enough for implementing large-scale logic circuits. In this paper, we describe the development of the FPGA Logic Trainer, present an example of the experiments using the equipment, and evaluate it as a logic design laboratory tool.

#### 1. はじめに

論理回路にはゲート回路のみによる組合せ回路と、フリップフロップのような記憶素子を必要とする順序回路とがある。論理回路は計算機の基本的な構成要素である。

論理回路の原理と設計手法を学ぶ講義科目には論理設計学(デジタル回路学)がある<sup>1)</sup>。また、情報工学系学科のカリキュラムには、論理回路をハードウェアで実際に組み上げる実験科目があるのが一般的である。電気通信大学情報工学科では、2年次に論理設計学が、3年次に情報工学実験第一がある。いずれも必修科目である。論理回路実験は、情報工学実験第一の課題の一つとして扱われる。

論理回路実験を行うためには、自由に組み合わせて回路を作ることができるゲート回路部分、フリップフロップ、クロック、入力のためのスイッチ、出力のためのランプなどが必要である。このための論理回路用実験装置をFPGA(Field Programmable Gate Array)を用いて作成した。この装置を、以下FPGA Logic Trainerと呼ぶ。FPGAとは、内部の回路を電氣的に自由に組み替えることのできるICである<sup>2)</sup>。

本論文では、まずこれまで論理回路実験に使われていた装置を概観し、必要な機能や改良すべき点を述べる。その後で、今回開発したFPGA Logic Trainerの特徴、実験の内容、実施結果、および評価と考察を述べる。

#### 2. 論理回路実験と過去の装置

論理回路実験では、多数決回路、スイッチを押した回数を数えるカウンタ回路、自動販売機の動作をする回路のような、論理設計学で学ぶ論理回路を実際に設計し、実装して、動作の検証を行う。

初期の論理回路実験では、市販の装置を使っていた<sup>3)</sup>。この装置は、数個の論理記号、8個のスイッチ、3個の押しボタンスイッチ、8個のランプおよびクロック回路で構成されており、パネル上に描かれた論理記号をパッチコードと呼ばれる配線材で接続して実験を行っていた。パネルに描かれた論理記号を、じかにスイッチやランプ等に接続して実験を行えるため、直感的に分かりやすい所が利点であった。

しかし、パネル上に描かれた素子はそれほど多くなく、あらかじめ決められた実験しか行うことができなかった。実験課題が改良拡張されると、スイッチやランプの数も足りなくなるという欠点があった。




図1 FPGA Logic Trainer の外観

その次の実験装置として、8個のレバー式ソケットを備えた「ユニバーサルパネル」と、24個のスイッチ、3個の押しボタンスイッチ、32個のランプおよびクロック回路で構成された「コンソールパネル」とを組み合わせた装置が作成された。この装置も接続にはパッチコードを使用していた。ユニバーサルパネル上のソケットに、好みの論理素子を含んだICを挿入して回路を組み上げることができるため、回路設計の幅が広がった。スイッチやランプの数も十分であった。反面、IC規格表等の準備が必要な上、電源周りのトラブルやICの逆差し等のトラブルも起きた。

パッチコードを使った配線は、断線することがあるため、実験が思うように進まないことが多い。断線のために正常に動作しない回路のデバッグは、テストの原理や技術の習得には良いとも考えられるが、より高度な実験への移行はむずかしい。装置の保守の点でも問題である。

また、あらかじめ決められた位置に描かれた論理記号は、錯綜した配線になってしまうため、設計した回路図通りに配線できたかを確認するために、大変な労力を必要とする。

以上のように、論理回路実験では、論理記号をじかに配線できること、設計した回路図と実際の回路との確認が容易であること、断線や故障が起きないこと、などが望ましい条件であることが分かる。さらに、技術革新に合わせたデバイスやツールを使用することも重要である。

### 3. FPGA Logic Trainer

前節で述べたような、論理回路実験に必要な機能や改良すべき点を考慮し、あらたに装置を開発した。これは、FPGAを利用し、CAD (Computer-Aided Design) ツールを使って回路設計と実装を行うものである。FPGA Logic Trainerの外観を図1に、また、パネル図を図2に示す。

この装置では、回路を設計実装するためにFPGAを用い、その周辺にスイッチ10個、押しボタンスイッチ

2個、ランプ16個、クロック回路を配置してある。

使用したFPGAは、ALTERA社のEPF10K10LC84-4<sup>4)</sup>である。このFPGAは1万ゲートを内蔵し、論理回路実験を行うためには十分な容量を持ち、何度でも書き換えが可能である。

スイッチとランプの数については、過去の実験課題での使用状況から、拡張することも考慮して決めた。スイッチには、あらかじめチャッター防止用としてフリップフロップが挿入されている。これは計算機科学系の学生には、チャッターの存在は話だけでよいと判断した結果である。(ただし、この装置ではチャッター防止を目的とする回路を作ることも可能になっている。)

回路の配線は、Windows (Microsoft) 上で動作するCADソフトウェアMAX+plus II (ALTERA)のグラフィックエディタを使用する。

学生はCADツールを使って回路図を入力する。入力としてスイッチを、出力としてランプを設定し、コンパイルする。入力した回路に配線上の問題がある場合は、ツールがエラーを指摘してくれるため、配線の間違い等の些細な問題は、実験を行っている学生自身が発見しやすいようになっている。入力した回路に問題がない場合は、そのままFPGAをプログラムし、実験は動作確認へと移行する。

回路の動作波形を観測したい場合は、パネル上に設けてあるテスト端子を用いることで、オシロスコープ等も接続可能となっている。

FPGA Logic Trainerでは、回路を組む際の配線間違いや断線、接触不良等による、設計以外の問題が起きない。また、回路の設計や配線の間違いによって、装置そのものが破壊されるといった心配がない。

過去に使用していた装置をFPGA Logic Trainerと比べて図3に示す。

### 4. 実験内容の例

情報工学実験第一で、実際に行っている実験問題の一例を以下に示す。

問題：100円硬貨を2個受け取ると200円の切符を出力する、自動販売機を次のように動作




図2 FPGA Logic Trainer のパネル図




図4 自動販売機の回路




図3 過去に使用していた装置との対比

させたい。入力  $g, h$ , 出力  $s, t$  とする。

- 1) 100 円を入れると入力  $h$  が 1 になる。
- 2)  $s$  と  $t$  が 0 の時に  $h$  が 1 になると出力  $s$  が 1 になる。
- 3)  $s$  が 1 の時  $h$  が 1 になると出力  $t$  が 1 になって切符が出され、同時に  $s$  は 0 になる。
- 4)  $t$  が 1 の時、切符を取ると入力  $g$  が 1 になる。その結果  $t$  は 0 になる。
- 5) 出された切符を取るまでは 100 円を入れることはできない。

この回路を設計し動作を確認せよ。

設計回路を MAX+plus II で入力したものを図 4 に示す。この回路は、100 円を入れる入力  $h$  の動作が、押しボタンスイッチ 1 を押す動作に、切符を取る入力  $g$

の動作が、押しボタンスイッチ 2 に、100 円が入力されたことを示す出力  $s$  が、ランプ 1 に、切符が出されることを示す出力  $t$  がランプ 2 に、それぞれ割り振られている。

実験の検証は、TA (ティーチングアシスタント) あるいは教官の目の前で、学生がデモンストレーションを行い、回路の動作を確認する形で行われる。

確認者は、押しボタンスイッチ 1 を押し、ランプ 1 が点灯したことを確認すると、再び押しボタンスイッチ 1 を押す。ランプ 2 が点灯し、ランプ 1 が消灯したら、押しボタンスイッチ 2 を押して、ランプ 2 が消えることを確認する。この後、切符を取る前に更に 100 円を入れてみたり、100 円が 1 枚しか入っていない状態で切符を取ろうとする等も行い、学生が作った回路が仕様の通りに動作していることを確認する。

## 5. 実施結果

この装置を必要台数分作成する前に、2001 年度に希望者を募り、FPGA LogicTrainer のプロトタイプを使った実験を行ってもらい、元の実験装置を使う場合と比較する試行を行った。

情報工学実験第一の実験時間は、3 時間×3 日、計 9 時間であるが、FPGA Logic Trainer を使ったグループは、6 時間で全ての課題を終了した。すぐ隣のグループがパッチコードで配線を行っているのを見ていたためか、試行実験を行った希望者たちには、この装置は好評であった。このことから、配線間違い等の回路設計以外の問題で、いかに時間を必要としていたか分かった。

この FPGA Logic Trainer は量産され、2002 年度からは、該当する全ての学生がこの装置で実験を行っている。

2002 年度 3 年次学生の反応は、以前の装置を知らないうえに、特に何の意見も得られなかった。しかし、数年前にこの実験を行っていた TA たちからは、自分たちの実験の時にこの装置があれば、もっと実験が楽に進んだらどうか、昔の配線の苦勞が嘘のようである等の感想が得られた。

## 6. 評価および考察

市販の FPGA を使った実験装置も多数存在する<sup>5)</sup>が, 実際の実験には必要のない回路が基板上に多く載っており, FPGA Logic Trainer と比べると値段も数倍する上, 扱いに制限が加わったりすることも多い。本装置は, 簡単な構成でいて, 多少大規模な実験も実施可能であり, 将来の実験内容の変更にも十分な対応が可能である。

図3からわかるように, 以前の装置はラックを必要とする巨大な外観をしている。一方 FPGA Logic Trainer は, 小型の箱にすべてが収まり, 製造コストは5分の1未満である。

計算機科学系の学生に対しては, 回路設計をシミュレータで行う方法も考えられる。そうしなかった最大の理由は, スイッチを倒したり, ランプが光るといった, 本物のハードウェアを使った実験により, 設計した回路が実際に動くことを実感できるようにしたかったからである。

## 7. むすび

従来の論理回路実験に替わる装置として FPGA Logic Trainer を開発した。回路図を CAD ツールを用いて入力でき, 計算機科学系の学生が現実のハードウェアを扱う実験で使用するのに適している。簡単な構成を持ち, 安価で, 信頼性, 保守性も高い。課題の改良拡張にも対応できる。

一方, 大規模な論理回路の設計には, 論理記号を配線するゲートレベルの設計ではなく, Verilog-HDL のような, ハードウェア記述言語を使ったレジスタ転送レベル (Register Transfer Level, RTL) での設計手法が一般的である<sup>6)</sup>。

情報工学科 3 年次後期の情報工学実験第二では, FPGA を用いて RTL レベルでプロセッサを設計する実験がある<sup>7)</sup>。この装置を有効に利用する上で, ゲートレベルの設計から RTL レベルの設計へスムーズに移行できるような課題 (例えば加減乗除を行う演算器の設計等) を開発することが, 今後の課題になるのではないかと思う。

## 参考文献

- 1) The Joint Task Force on Computing Curricula IEEE-CS and ACM: Computing Curricula—Final Draft, <http://www.computer.org/education/cc2001/>, 2001.
- 2) J. V. Oldfield, R. C. Dorf: Field-Programmable Gate Array: Reconfigurable Logic for Rapid Prototyping and Implementation of Digital Systems, Wiley, 1995.
- 3) 林信夫, 中川圭介, 阿部公輝: 計算機ハードウェア実験, 近代科学社, 1980.
- 4) ALTERA Co.: <http://www.altera.com/>
- 5) アルティマ他: 学生向け LSI 設計教育プログラムのご

提案, SWEST4 第 4 回 組込みシステム技術に関するサマールワークショップ予稿集, p.32, 2002.

- 6) D. E. Thomas and P. R. Moorby: The Verilog Hardware Description Language, 5th ed., Kluwer, 2002.
- 7) 前田洋一, 楢岡孝道, 鈴木貢, 阿部公輝: MinIPS コンピュータシステムによるプロセッサ/コンパイラ/ネットワーク統合実験, 電子情報通信学会 D-I Vol.J85-D-I, No.10, pp.985-993, 2002.