修士論文の和文要旨

研究科·専攻		大学院 情報理工 学研究科学研究科 情報 通信工学 専攻 博士前期課程			
氏	名	田村遼也	学籍番号	1131075	
論 文 題 目		GPU への完全オフロード化による TSQR の高速化に関する研究			

要 旨

QR 分解は様々な分野に利用される行列分解計算の一つであり、その中でも行数 m>>列数 n となる 縦長行列に対する QR 分解はベクトルの直交式に相当し、様々な数値計算手法で高速でありなおかつ 高精度な方法が求められている。従来法のハウスホルダーQR は処理が逐次的で同期や通信多く、並列 化が難しい。近年提唱された並列処理に適した Tall Skinny QR(TSQR)アルゴリズムでは縦長行列を 行方向に分割した小行列を QR 分解し、得られた上三角行列 R を結合し、QR 分解を繰り返す階層的な 構造をしている。

 $\mathbf{A} = \begin{bmatrix} A_0 \\ A_1 \end{bmatrix} = \begin{bmatrix} Q_0 R_0 \\ Q_1 R_1 \end{bmatrix} \rightarrow \begin{bmatrix} R_0 \\ R_1 \end{bmatrix} = Q_2 R_2$

本研究では Graphics Processing Unit (GPU)に着目し NVIDIA 社の CUDA を用いた TSQR の 実装を行う。CUDA ではカーネル関数として実装した部分を GPU で並列処理することができる。TSQR では自明な並列性のある複数の行列に対する QR 分解をカーネル関数とするべきである。ここで、 CUDA ブロック単位で1 つの QR 分解を処理することが理想的であるが、現在の CUDA の実行モデル では2分木等の葉の実行完了をブロック間で認識できないので、一旦ホストに戻し、システムレベルで大 きな同期を行う必要がある。TSQR の第二階層以降で扱う行列はとても小さいものとなるので、データの 移動は少ないものの、実行時間全体に占める同期のコストは大きくなることが問題となる。本研究では、コ ストが大きい集約操作を2分木型ではなく1度に全て集約する形とし、同期の回数を最小限に抑える実 装を行う。

本実装と CUDA 向けの線形代数ライブラリである MAGMA で QR 分解実行時間の比較実験を行った。MAGMA はハウスホルダーQR を使用している。結果、行数が少ない場合では、MAGMA に大差をつけられるが、1 ブロックあたりで処理するベクトルの長さが十分大きくなる行数領域では本実装の方が高速であった。最適化された実装である MAGMA に対し、最適化が十分でない本実装でも高速である 場合が確認でき、最適化を進めることで本実装の優位性が高まることが望める。

さらに、2分木型でホスト経由の同期を行わない1カーネル版のTSQR は理想的な実装であるが、ブロック間同期等の新技術によりこれが実現可能であるとの知見を得ており、今後はその検証にすすむことが今後の課題となる。

平成 25 年度 修士論文

GPU への完全オフロード化による TSQR の 高速化に関する研究

電気通信大学 情報理工学研究科

1131075 田村 遼也

指導教員 仲谷 栄伸 教授

副指導教員 龍野 智哉 准教授

平成26年3月7日

目次

第1章.	序章	4
1.1	研究の背景と目的	4
1.2	本論文の構成	4
第2章.	TSQR	5
2.1	QR 分解	5
2.2	ハウスホルダーQR 分解	5
2.3	ブロックハウスホルダーQR	7
2.4	TSQR	10
2.5	並列計算におけるハウスホルダーQRとTSQRの比較	11
第3章.	GPU による TSQR の並列化	13
3.1	GPGPU	13
3.2	CUDA	13
3.3	MAGMA	15
3.4	CUDA TSQR の実装	16
3.4.	.1 CUDA TSQR	16
3.4.	.2 デバイス側でのハウスホルダーQR のマルチスレッド処理	
第4章.	実験	20
4.1	実験環境	20
4.2	CUDA TSQR 中の処理時間の割合	20
4.3	既存ライブラリ MAGMA との実行時間比較	22
第5章.	結論	25
5.1	まとめ	25
5.2	今後の展望	25
5.2.	.1 デバイス側での QR 分解の高速化	25
5.2.	.2 TSQR の並列性を高めた実装	25
参考文南	武	

第1章. 序章

1.1 研究の背景と目的

QR 分解はベクトルの直交化と同等のアルゴリズムであり、固有値解析など様々な分野に利用される行列分解計算の一つである。とくに縦長(m≫n)の QR 分解は特異値分解やブロックハウスホルダー法、部分空間反復解法の中で重要な役割を果たしており、大きな行列に対して高速でありなおかつ高精度な方法が求められている。QR 分解で多く用いられているハウスホルダーQR 分解は逐次的であり並列化が行いにくいため、近年提唱された Tall Skinny QR(TSQR)アルゴリズムが注目されており TSQR に関する研究は重要性が高いと考えられる。

TSQR についてはこれまでの研究により従来のハウスホルダーQRと比較して以下のことがわかっている。

・並列性が高い[1]

・計算量が増加する^[2]

・計算精度が良い[2]

また、TSQR は再帰的に利用可能で再帰数を増やすほど記憶参照の局所性が増すことや、行列が縦長であればあるほど性能が高くなる^[3]ことも知られている。

本研究ではTSQR の並列化の方法として Graphics Processing Unit (GPU)を利用した並列化に着目し ている。GPU は画像処理用のハードウェアで主に 3D ゲームなどをモニターに出力することを行っていた。 GPU は単純な計算能力だけでは CPU よりも高く、この GPU を画像処理以外の汎用計算にも利用しようという 考えが General Purpose computation on GPU (GPGPU)である。本研究では NVIDIA 社より提供されて いる GPGPU 用開発環境である CUDA を用いて TSQR を実装する。また、近い将来、アクセラレータのみで 全てのタスクを処理する時代が来ることを考えると、GPU への完全オフロード化は重要なテーマである。そこで、 本研究では CPU 資源による演算を行わない GPU への完全オフロード化による TSQR の高速化を目的とす る。本研究では、通常 C で使用される Row-Major ではなく CUDA の特性を生かすことができる Fortran 等 で用いられる Column-Major での実装や BLAS などに代表される定型処理のデバイス関数での実装をする。 完全オフロード化の際、ボトルネックとなりやすい CUDA ブロック間の同期が問題となるので本研究では同期 回数を1回のみとするように実装をする。

1.2 本論文の構成

本論文は以下のように構成される。第2章ではハウスホルダーQR分解やTSQRの概念、アルゴリズムについて記述している。第3章では本実験で扱う画像処理用ハードウェアGPUとTSQRのGPUでの実装について、第4章は実験、評価、第5章では結論を述べている。

第2章. TSQR

2.1 QR 分解

大きさが m×n (m≥n)の行列 A を直交行列 Q と上三角行列 R を使って、式(2.1)のような

 $A \rightarrow QR$

(2.1)

に分解することを QR 分解と呼ぶ。^[4]QR 分解には大きさが m×m の Q を求める fatQR タイプと m×n の Q と n×n の R のみを求める thinQR の 2 通りが存在するが、本論文では主に後者のタイプを扱うものとする。QR 分解は特異値分解やブロックハウスホルダー法、部分空間反復解法の中で重要な役割を果たしている。QR 分解の計算方法はグラムシュミット(Gram-schmidt)法やヤコビ(Jacobi)法、ハウスホルダー(Householder)法を利用したものなど、様々な方法があるが、数値計算では計算精度の問題からハウスホルダーQR 分解が用いられることが多い。

2.2 ハウスホルダーQR 分解

ハウスホルダーQRは、式(2.2)のような

$$M = I - 2uu^t$$

(2.2)

という形をした直交行列を用いた片側変換として構成される。ここでMは直交行列、Iは単位行列、uは行列Aのある一列の要素を使って生成されるベクトルである。第k列目のベクトルuは以下のようにして生成する。ここで、 $a_{i,i}$ は行列Aのi行目j列目の要素である。

$$\mathbf{s} = \sqrt{a_{k+1,k}^2 + a_{k+2,k}^2 + \dots + a_{n,k}^2}$$
$$\mathbf{a} = \begin{bmatrix} 0\\ \vdots\\ 0\\ a_{k+1,k}\\ a_{k+2,k}\\ \vdots\\ a_{n,k} \end{bmatrix} \quad \mathbf{b} = \begin{bmatrix} 0\\ \vdots\\ 0\\ s\\ 0\\ \vdots\\ 0 \end{bmatrix}$$
$$\mathbf{v} = \mathbf{a} - \mathbf{b} \quad \mathbf{c} = \frac{1}{|\mathbf{v}|} \quad \mathbf{u} = c\mathbf{v}$$

行列 M を行列 A の左側から掛けると u の生成に利用した列の特定の要素が 0 になる。

$$A \leftarrow MA$$

これを繰り返していくと行列Aは左から要素が0の列が増えていき、最終的に上三角行列となるので、これを行列Rとすると

$$M_n M_{n-1} M_{n-2} \dots M_2 M_1 A = R$$

と書くことができる。ここで用いた $M_n M_{n-1} M_{n-2} \dots M_2 M_1 e$

$$\mathbf{Q} = M_1^{t} M_2^{t} \dots M_n^{t}$$

ハウスホルダーQRで得られるQは直交性が高いが、第i列目に対する変換行列Miを生成するためにはM1、 M2、…、Mi-1まで変換行列を第i列目に作用させた後でないとできないので非常に逐次性が強い方法であ る。



図 2-1 ハウスホルダーの流れ

ここで、Aの更新を

$$A_{k+1} \leftarrow M_k A_k = (I - 2u_k u_k^{t}) A_k = A_k - u_k (2(u_k^{t} A_k))$$

とし、Aを更新しながらベクトルukを並べた行列 Uを

 $U \leftarrow [u_1|u_2|u_3|\cdots|u_{n-1}|u_n]$

同時に生成する。Aの更新が全て終了した後に、

$$Q_n = \begin{bmatrix} I \\ - \\ 0 \end{bmatrix}$$

とした初期行列 Q_n に以下のように、Uの一列を用いて

$$Q_{k-1} \leftarrow M_k Q_k = (I - 2u_k u_k^t) Q_k = Q_k - u_k (2(u_k^t Q_k))$$

とすれば、行列 M を作らなくても A と Q の更新を行うことができる。また ハウスホルダーQR 分解のアルゴリズムは図 2-2 のようになる。図 2-2 の(4)、(5)、(6)が A の更新部分、(8)、(9)、 (10)が Q の更新部分となる。





2.3 ブロックハウスホルダーQR

図 2-2 のアルゴリズムからも分かるようにハウスホルダー変換を行列に作用させる計算は、行列とベクトルの積 が中心となるため、メモリアクセスのボトルネックによる影響がとても大きく、計算機の性能を引き出すことが難し くなる。この問題を解決するため、ハウスホルダーQR を実装する場合には、一般的にブロック化と呼ばれる方 法を利用する。ブロック化とは行列を列方向に分割し、分割したブロック内でのみ QR 分解を行い、得られたハ ウスホルダー変換行列を分解した行列以外の部分に作用することを繰り返すことである。図 2-3 にブロックハウ スホルダーQR の流れを示す。





LAPACK などではWY表現「らなどの手法でQの逐次させる部分を高性能化する方法がとられている。WY表現ではハウスホルダーQRのQを行列Y,Tを用いて、

$$\begin{split} Q &= I - YTY^T \quad \in \ R^{m \times m} \\ Y &\in R^{m \times j} \ (m > j) \ , \ T \in R^{j \times j} \end{split}$$

とする。ここで、行列 Y はハウスホルダーベクトル u を並べた行列、行列 T は上三角行列である。 ハウスホルダー変換行列を式 2.2 とすると、Q の更新は以下のようになる。 $Y_0 = u_0$ 、 $T_0 = 2$ とする。

$$Q_{+} = I - Y_{+}T_{+}Y_{+}^{T}$$

$$Y_{+} = \begin{bmatrix} Y & u \end{bmatrix} \in R^{m \times (j+1)}$$

$$T_{+} = \begin{bmatrix} T & z \\ 0 & 2 \end{bmatrix}$$

$$z = -2TY^{T}u$$
(2.3)



図 2-4 Qの生成

残りのブロック部分を A'とすると A'の更新は $Q^T A' = (I - YTY^T)^T A'$ を計算することが必要となる。これは行列 行列積となるのでブロックの分割を適切に行うことで、ブロック化していない場合と比較して、メモリアクセスの問 題が改善され、非常に高速な計算を行うことができる。

実装する場合には

$$(I - YTY^{T})^{T}A' = (I - YT^{T}Y^{T})A'$$
$$= A' - Y(T^{T}Y^{T}A')$$
$$= A' - Y(A'^{T}YT)^{T}$$
(2.5)

と計算することで、Qを求める必要がなくなる。ここで

$$Y = [Y_1 \quad Y_2]^T \qquad A' = [A'_1 \quad A'_2]^T$$
(2.6)

と置き、さらに計算用の領域 Wを用意する。図で表すと図 2-5 のようになる。



図 2-5 A の更新に必要な計算領域

式(2.5)は以下の手順で計算される。

まず、 $W = A'^T Y$ の計算を行う。式(2.6)より、

$$W = A'_{1}{}^{T}Y_{1} + A'_{2}{}^{T}Y_{2}$$
(2.7)

となる。式(2.5)は

$$W \leftarrow A'_1 Y_1 \tag{2.8}$$

$$W \leftarrow W + A'_{2}{}^{T}Y_{2} \tag{2.9}$$

と計算する。次に

$$W \leftarrow WT \tag{2.10}$$

を行う。この時点で $W = A'^T YT$ である。最後に $A' \leftarrow A' - Y W^T$ を計算する。

$$A'_2 \leftarrow A'_2 - Y_2 W^T \tag{2.11}$$

この時点でA2の更新が完了する。最後にAi更新で以下の計算を行う。

$$\mathbf{W} \leftarrow \mathbf{W} \mathbf{Y}^T \tag{2.12}$$

$$A'_1 \leftarrow A'_1 - W^T \tag{2.13}$$

以上の計算で A'の更新が行われたことになる。以降のブロックでも同様の処理を行い、A を Q,R に分解する。 大きく3 段階に分けると WY 表現を使ったブロックハウスホルダーQR のアルゴリズムは図 2-6 のようになる

- (1) 列方向に分割されたブロックをハウスホルダーQR 分解する。
- (2) 得られたハウスホルダーベクトルより Tを計算する。
- (3) $(I YTY^{T})^{T}A'$ を計算し、分解した部分以外を更新する

図 2-6 ブロックハウスホルダー法のアルゴリズム

2.4 TSQR

Tall Skinny QR (TSQR) ^[1]は非常に縦長(m≫n)の行列A に対して、行列を繰り返し行方向に分割して計 算を行うアルゴリズムである。

行列Aを行方向に2分割してTSQRを行った場合の様子を図2-5に示す。TSQRの流れとしては、まず、 Aを図2.4のように2分割し、分割されたそれぞれの行列A1、A2でQR分解を行う。得られたQ1、R1、Q2、R2 のうちR1、R2の上三角行列部分を結合した行列に対して再びQR分解を行う。ここで得られたR3が最終的な Rとなる。TSQRのアルゴリズムは図2-7のようになる。図2-7中でハウスホルダーQR(Ai,Qi,Ri)は行列Aiを ハウスホルダーQRによってQiとRiに分解することを意味する。



図 2-7 TSQR のイメージ図(2分割)



図 2-8 TSQR のアルゴリズム

最終的に元のAに対するQ(陽なQ)を得るためにはそれぞれのQの掛け算を行う必要がある。その様子を 図 2-8 に示した。このアルゴリズムではそれぞれの再帰レベルでのQR分解、Qの掛け算は独立して行うこと ができるが、計算量は従来のものより多くなる。



図 2-9 小さな Qの大きさ

TSQR で最初に行われる QR 分解で得られる Q は A を行方向に分割した数を p とすると、図 2-9 より $(m/p) \times n$ の大きさのものが p 個になる。2 回目以降のハウスホルダーQR では分解する行列の大きさも小さくな り、得られる Q の大きさは $2n \times n$ となる。TSQR を実装する場合には得られた Q を順番通りにかけて陽な Q を 計算するよりも、2 回目以降に得られた Q を掛け、そこに最後に1回目で得られた Q を掛けた方が計算量が少 なくなる。

2.5 並列計算におけるハウスホルダーQR と TSQR の比較

行列Aを以下のように行方向で上下に2分割して並列計算を行う場合でハウスホルダーQRとTSQRの比較

を行う。

 $A = \begin{bmatrix} A_1 \\ A_2 \end{bmatrix}$

簡略化した並列ハウスホルダーQRのアルゴリズムを示すと図 2-10のようになる。



図 2-10 簡易ハウスホルダーQR のアルゴリズム

「(1) uiの生成」では行列 A の i 列目の要素が全て必要なのでデータ交換の通信が 1 回必要となる。「(2) Mi の生成」では通信は必要ない。「(3) Mi の作用」では MiA を計算するためにデータ交換の通信が 1 回発生 する。したがって、1 ループで通信が 2 回発生することになり、ハウスホルダーQR 全体での通信回数はで 2n 回となる。通信の回数が多くなってしまうと通信によるプロセス間の同期が必要となってしまうので、それによる オーバーヘッドによる非効率化が問題となる。次に、並列 TSQR の簡易アルゴリズムを図 2-11 に示す。



図 2-11 TSQR の簡易アルゴリズム

上記の並列ハウスホルダーQR と異なり、各ハウスホルダーQR は独立して実行されるので通信は発生しない。 通信が必要となるのは図 2-11 中の 2.0 R の結合の 1 回のみである。 再帰回数が k 回の場合、通信回数は k 回となる。

第3章. GPU による TSQR の並列化

3.1 GPGPU

GPU(Graphic Processing Unit)はグラフィックスの処理を主な目的としたハードウェアである。内部に数百個の演算器を持つため、演算性能に関しては CPU と比べるととても高い。GPU は単純な計算を大量に行うことを得意としており、グラフィックス処理に限定せずに数値計算にも応用されるようになった。

GPU による汎用計算に利用され始めたころは、計算を行うにはシェーディング言語と呼ばれている特殊なグラフィックス専用のプログラミング言語で記述する必要があり、GPU を利用しようとする人にはグラフィックスの知識が求められていた。

しかし、GPU 上での汎用計算開発環境である NVIDIA の CUDA(Compute Unified Device Architecture)^[6]の登場により GPU コンピューティングの妨げとなっていた多くの制限を解消することができ、より GPU コンピューティングはより広く受け入れられるようになった。

さらに、3D 画像よりも HPC 向けの NVIDIA Tesla という GPU の登場や、それまで単精度浮動小数のみでし か計算できなったが、汎用計算向けアーキテクチャの Fermi アーキテクチャでは倍精度浮動小数計算が可能に なるなど、GPU コンピューティングによる演算精度も上昇している。

GPU における演算性能も日々進化をしており、近年ではその演算能力の高さのためスーパーコンピュータにも GPU を搭載しているものが数多く存在する。2012 年 11 月にスーパーコンピュータの性能ランキング「TOP500」 で第1位に選ばれた「Titan(タイタン)」(2013 年 11 月時点で2位)にも NVIDIA Tesla K20X が組み込まれて いる。Tesla K20X は Fermi アーキテクチャの次のアーキテクチャである Kepler アーキテクチャを採用しており、 ピーク時の演算性能は単精度浮動小数演算で3.95T FLOPS、倍精度浮動小数演算で1.31 T FLOPS の性能 を持つとされている。

3.2 CUDA

CUDAはNVIDIA社製のGPUで使用することができるプログラミング言語であり、それまでのシェーディング 言語のような画像処理用の知識を必要とせず、一般的なCやC++のような形でプログラムを記述することができる。 図 3.1 に CPUとGPUの関係、GPUの内部構造を示した。



図 3-1 GPUの内部構造

GPU は内部に SP(Streaming Processor)と呼ばれる演算装置を数多く持っている。SP は最小単位の演算 処理装置であり、SP と浮動小数の乗算などを行う SFU(Special Function Unit)を用いることで高速な計算を実 現している。この SP と SFU と共有メモリで構成されるまとまりを SMP(Streaming Multi Processor)という。

CUDA プログラミングは GPU で計算を処理したい部分をホスト(CPU)コードからカーネルカーネル(GPU)関数を呼ぶ形で実装する。カーネルは 1 つのグリッド(Grid)から構成され、グリッドは複数のブロック(Block)から構成されている。さらにブロックは複数のスレッド(Thread)を持つ。

CUDA での並列計算はブロックとスレッドにより行われる。スレッドはプログラミングモデルからみた場合の実行 の最小単位で、ブロックは指定した数からなるスレッドの集合である。スレッドには連続したスレッドが連続したメモ リに同時にアクセスすることで高速にメモリアクセスを行うことができるという特徴がある。図 3-2 に CUDA の階層 的なモデルを示した。

ブロック内のスレッドは SMP によって 32 スレッド毎に並列実行され、このまとまりをワープ(warp)と呼ぶ。これ は全スレッド数によらず固定の値なので、32の倍数のスレッド数で実行することで計算速度の性能を引き出すこと ができる。

CUDA はメモリも階層的になっており、全ブロックから参照できるグローバルメモリ、一つのスレッドからのみ参照できるローカルメモリ、ブロック内全体で共有のシェアードメモリなどがある。グローバルメモリ、ローカルメモリはオフチップのメモリであり低速であるが、シェアードメモリはオンチップなので高速にアクセスできるので、これらの高速なメモリやレジスタをうまく扱うことで計算速度を上げることができる。



図 3-2 CUDAの階層的モデル



図 3-3 GPU のメモリ階層(一部分)

3.3 MAGMA

Matrix Algebra on GPU and Multicore Architectures (MAGMA)^[6]はNVIDIA 社が提供するGPU 向 け(CUDA 向け)の線形代数ライブラリである。CPU と GPU を同時に使うハイブリッド型のライブラリであるので、 GPU 単体よりも高速となる。MAGMA の現在の最新バージョンは 2014/01/08 にリリースされた MAGMA1.4.1 である。MAGMA ライブラリで倍精度ハウスホルダーQR 分解を行う関数はである magma_dgeqrf()であるが、この関数ではLAPACK同様にブロックハウスホルダーQRによるQR 分解で実装 されおり、本研究で扱うGPU への完全オフロードによる TSQR の実装をした関数は MAGMA では実装が行 われていない。また、GPU で実装が困難と思われる部分を CPU で実装しており GPU に完全オフロードす るためにはデバイス側での高度な実装が必要と考えられる。

3.4 CUDA TSQR の実装

従来の研究ではマルチコアによる並列 TSQR などが実装^{[3][7]}されているが、本研究では CUDA による GPUへの完全オフロードTSQRの実装を行う。この節では本研究での CUDA TSQR の実装についての説明 を行う。

3.4.1 CUDA TSQR

CUDA で TSQR を並列化する場合、

- (1) TSQR をホスト関数、デバイス関数へ割り振り方
- (2) CUDA スレッドの割り振り方
- (3) TSQR の各階層間の Q,R の同期方法

を考える必要がる。

(1)は TSQR で並列計算可否部の扱いの問題で、本研究では並列計算できる TSQR 各階層での複数個の 小行列の QR 分解と Q の行列積をカーネル関数でとした。

(2)については、まず、CUDAの各ブロックでTスレッドを用いてT個のハウスホルダーQRを処理させる実装が考えられる。この方法ではAの行方向分割数をN個、1つのCUDAブロックのスレッド数をTとした場合、 (N + T - 1)/T個のブロックを生成し、1ブロックあたりT個のハウスホルダーQRを処理することになる。この様子を図 3-4に示す。ここで、各QR分解はブロックハウスホルダーQRを用いて分解している。



図 3-4 1スレッドで1つの QR 分解する場合(2スレッド)

しかし、3.2節で述べたように CUDA では各スレッドがメモリ上で連続したデータを参照できないとメモリの転送時間が多くなってしまう。上記の方法の場合では、CUDA の各スレッドがメモリ上で連続したデータを参照することができず離れた位置にあるデータを扱うこととなり GPU の計算能力を生かすことができない。

そこで、次に CUDA の各ブロックに 1 つのハウスホルダーQR をマルチスレッドで処理させる並列化が考えられる。この実装方法ではデバイス側では N 個のブロックを生成し、各ブロックでは T スレッド並列で 1 つの小行列の QR 分解を処理することになる。先行研究回でもこの実装が行われている。図 3-5 にその様子を示す。



(3)について、CUDAではスレッド間では__syncthreads命令を用いることで同期することができるが、ブロック間でグローバルメモリを同期する命令は用意されていない。この実装の場合、2分木構成 TSQR の再帰レベルごとにカーネルを一旦終了し、再び次の再帰レベルでカーネルを起動する必要がある。つまり、システムレベルでの同期が複数回発生することになる。TSQR の第二階層以降で扱う行列はとても小さいものとなるので、データの移動は少ないものの、実行時間全体に占める同期のコストは大きくなることが問題となる。図 3-6 にその様子を示した。



図 3-6 CUDA TSQR - 複数カーネル版(2 分木構成)

CUDA で並列計算を実装する場合、CPU 経由の同期はオーバーヘッドが大きいのでるので、少ないデー タ量に対して何度もカーネル関数を呼ぶと、その操作がボトルネックとなってしまい、GPU の計算性能を発揮 しきることができなくなってしまう。ここで、TSQRの場合、m>>nなので第一段階のQR分解以外で扱う行列は とても小さくなる。本研究ではTSQRアルゴリズム中、最初の階層のQR分解で得られたRを全て結合し、そ れに対してQR分解を行い、QとRを得る、再帰レベルが常に2のTSQRを実装する。図 3-7 はその様子を 示している。



図 3-7 CUDA TSQR · 複数カーネル(1回で全ての結果を集約)

3.4.2 デバイス側でのハウスホルダーQR のマルチスレッド処理

本研究の CUDA-TSQR では CUDA の各ブロックは分割された複数個の行列に対してハウスホルダーQR を 行っているが、図 2-2 のアルゴリズム中で u の計算部分の(1)、 A の更新部分の(4)の行列計算をマルチスレッド で処理している。

(1) ベクトルの内積計算

図 2-2 の(1)のようなではまず1つのスレッドが1サイクルで1つの数値の2乗計算を行い、各スレッドに対応 付けされたシェアードメモリに加算する処理を繰り返す。すべてのスレッドが計算を終了したら、各スレッドの計算 結果を足していくことでs²を求めている。図 3-8は4スレッドで(1)を処理する場合の様子を示している。

	0		
スレッド0	$a_{k,k}$		
スレッド1	$a_{k+1,k}$		
スレッド2	$a_{k+2,k}$		
スレッド3	$a_{k+3,k}$		
スレッド0	$a_{k+4,k}$		
スレッド1	$a_{k+5,k}$		
a			



①各スレッドへaの 計算箇所を割り当てる



③各スレッドの結果を加算し合う

図 3-8 (1)
$$s = \sqrt{a_{k+1,k}^2 + a_{k+2,k}^2 + \dots + a_{n,k}^2}$$
のマルチスレッド計算(4スレッド)

(2) ベクトル行列積

- 図 2-2 の(4) $w \leftarrow u^t A$ の行列ベクトル積についても、同様に
- ① スレッドに計算する値を割り当てる
- ② 各スレッドで計算した結果をシェアードメモリ自身に割り当てられた部分に加算
- ③シェアードメモリの結果のすべての和を計算する。
- ④ ①~③をk列目からn-1列目まで繰り返す
- 図 3-9 にその様子を示す。



④ ①~③をAのk列目からn-1列目まで繰り返す



第4章. 実験

4.1 実験環境

以下で行う実験では3つの環境で3種類のGPUを使用した。は各実験環境、GPUについて表 4-1、表 4-2、 に示した。

実験環境1				
OS	Fedora 18 3.10.11-100.fc18.x86_64			
CPU	Intel(R) Core(TM) i5 CPU 750 @ 2.67GHz *4			
GPU	GeForce GTX 560 Ti			
実験環境 2				
OS	Fedora 18 3.10.12-100.fc18.x86_64			
CPU	Intel(R) Core(TM) i7-2700K CPU @ 3.50GHz *4			
GPU	GeForce GTX 590			
実験環境3				
OS	Fedora 18 3.11.10-100.fc18.x86_64			
CPU	Intel(R) Core(TM) i7-4770S CPU @ 3.10GHz *8			
GPU	GeForce GTX 780			

表 4-13 つの実験環境

表 4-2 各環境の GPU の概要

GPU name	SMP 数	CUDA core 数	Global Mem	Compute capability
GeForce GTX 560 Ti	8	384	2.0GB	2.1
GeForce GTX 590	16	1024	1.5GB	2.0
GeForce GTX780	12	2304	3.0GB	3.5

4.2 CUDA TSQR 中の処理時間の割合

本研究で実装した CUDA TSQR では TSQR の第二階層の QR 分解処理は1つの CUDA ブロックで実行さ れており、コストは A の分割数に比例する。第一階層の QR 分解、Q の乗算は分割数が適切な数であれば並列 処理が可能になるため高速化が期待できるが、第二階層の QR 分解の影響もあるので、適切な分割数を選ぶ必 要がある。ここでは、今回の環境ではどのような分割数が適切であるかを実験する。図 4-1、図 4-2、図 4-3 は 各環境でA:524288×64として、分割数を変化させて実験し、TSQRの実行時間を第一階層のQR(QR1)、第二 階層(QR2)、Q の乗算、CPU-GPU 間データ転送の時間に分けてグラフにしたものである。



図 4-1 実験環境 1(GTX560Ti)



図 4-2 実験環境 2(GTX590)



図 4-3 実験環境 3(GTX780)

図 4-1、図 4-2、図 4-3 よりどの環境でも分割数を増やすことで QR1、Q の乗算の計算時間が減少していること がわかる。しかし、分割数を増やしすぎると、QR2 で分解する行列が大きくなり計算時間が急激に増加している。 また、CUDA ブロックは 65535 個まで生成可能だが実際に並列計算される数は GPU の SMP の数とキューに 積むことのできるブロック数によって限られているので QR1 部分も分割数を増やしすぎると計算時間が増加して いることがわかる。

4.3 既存ライブラリ MAGMA との実行時間比較

MAGMA と本研究で実装した CPU 版(逐次版)TSQR と Row-major CUDA TSQR、Column-major CUDA TSQR の実行時間を比較した。その結果が図 4-4、図 4-5、図 4-6 である。各図中の TSQR(X)は X 分割で処理した場合を意味する。



図 4-4 行数毎の実行時間(GTX560Ti)



図 4-5 行数毎の実行時間(GTX590)



図 4-6 行数毎の実行時間(GTX780)

各図より基本的に Row-major よりも Column-major での実装の方が高速である。これは、TSQR では縦長の ベクトルの内積計算が多いためであると考えられる。しかし、ベクトル長が十分に長くない場合には Row-major の方が高速である場合もある。

MAGMA との比較でアは行列サイズが大きい場合、GTX560Ti で 2.56 倍、GTX590 で 1.50 倍,GTX780 で 2.50 倍の高速化となっていることがわかる。現状での CUDA TSQR はデバイス側ブロックハウスホルダーQR 分 解部分の実装は最適化されておらず MAGMA は最適化されたライブラリであるので、TSQR の並列性の高さは GPU でも有効であることが確認できる。本実装の最適化が進めばグラフの gpu_tsqr_r_major(紫色のライン)と gpu_tsqr_c_major(青色のライン)のが全体的に下がることになり、さらに CUDA-TSQR の優位性が高まることが 考えられる

第5章. 結論

5.1 まとめ

実験結果より本研究で実装した TSQR は行列サイズによっては既存ライブラリより高速となることがわかった。 本研究での QR 分解部分はまだ最適化されておらず MAGMA は最適化されたライブラリであるので、TSQR の 並列性の高さは GPU でも有効であることが確認でき、デバイス側での HouseholderQR 処理部分の最適化によ りさらなる高速化が望める。

また、本実装ではTSQRを再帰数2で、2階層目のQR分解はGPUの1ブロックのみで処理しているため、 後半部分でGPUの計算能力を発揮しきれていない。よって、この部分の並列性を高める必要がある。

5.2 今後の展望

5.2.1 デバイス側での QR 分解の高速化

CUDA TSQRの現状の実装ではデバイス側でのQR分解中の行列演算プログラムが低速であり、最適化の必要がある。最適化の方針の一つとしてループを shared メモリに収まるようにブロック化してループアンローリング する方法が考えられる。

また、現在最新の Kepler アーキテクチャで Compute Capability が 3.5 以上の GPU ではカーネルから動的 に別のカーネルを起動することが可能(ダイナミック並列処理)である。これを利用してブロックハウスホルダーQR 内の TrailingMatrix の更新処理部分やQの乗算の行列行列演算に CUBLAS の高速な関数を使うことができ れば、更なる高速化が可能であると考えられる。

5.2.2 TSQR の並列性を高めた実装

今回は TSQR 再帰階層中の最初の QR 分解部分をのみをデバイス側で処理するような実装であったが、 TSQR の処理を全てデバイス側で実行できれば更なる高速化が見込める。しかし、第 3 章でも述べたように TSQR の各再帰レベルごとに CPU-GPU 間のデータ転送が発生してしまう。

しかし、これまでの研究で図 5-1^[10]のプログラムのように、CUDA で用意されている atomic 演算の atomicCASOを利用することでカーネルを終了せずにブロック間の同期ができることが分かっている。さらに、 Kepler アーキテクチャでは従来のものより atomic 演算のスループットが改善されている^[11]。このように、ブロック 間同期を行うことで図 5-2 で示すような TSQR の 1 カーネル実装も可能であると考えられる。ただし、アクティブ でないブロックが存在する場合にデッドロックに陥る可能性があり、実装時にはそのあたりを考慮する必要があ る。

```
#include <stdio.h>
#include <stdlib.h>
#include <memory.h>
#include <ctype.h>
#include <string.h>
#include <stddef.h>
#include <stdint.h>
#include <cuda_runtime.h>
#include <cuda.h>
\# if \ CUDA\_VERSION < 5000
# include <cutil.h>
#endif
  _device__ int lock_var[3] = \{0, 0, 0\};
#define
         lock(...)¥
          do { if (!atomicCAS(lock_var, 0, 1)) break; } while (1)
#define
          unlock(...)¥
          atomicExch( lock_var, 0 )
 __device__ void
interblock_barrier (void){
    int is_master = (!threadIdx.x) && (!threadIdx.y) && (!threadIdx.z);
    int num_block = gridDim.x * gridDim.y * gridDim.z;
    syncthreads();
    if(is_master){
         volatile int t;
        lock();
        t = lock\_var[1] + 1;
         if ( t == num_block ) lock_var[2] = t;
         lock_var[1] = t;
         unlock();
         while (1) {
             lock();
             t = lock_var[1];
             unlock();
             if (t == num_block) break;
        }
        lock();
        t = lock\_var[2] - 1;
        if ( t == 0 ) lock_var[1] = t;
        lock_var[2] = t;
         unlock();
         while (1)
             lock();
             t = lock_var[2];
             unlock();
             if (t == 0) break;
        }
    }
```

図 5-1 atomic 演算を使ったブロック間同期



・全ての処理を1つのカーネルで ・atomic演算でGPU内でブロック間同期

図 5-2 CUDA TSQR - 1 カーネル版

参考文献

- James Demmel, Laura Grigori, Mark Hoemmen, and Julien Langou, Communication-avoiding parallel and sequential QR factorizations, EECS-2008-74 May 29, 2008
- [2] 森 大介,山本 有作,超 紹良, 情報処理学会研究報告.[ハイパフォーマンスコンピューティング] 一般 社団法人情報処理学会 2008(99) (20081008), pp25-29, 2008
- [3] 深谷 猛,山本 有作,超 紹良, 情報処理学会研究報告. [ハイパフォーマンスコンピューティング] 一般 社団法人情報処理学会 2009-HPC-121(18) (20090728), pp1-7, 2009
- [4] 戸川 隼人, 科学技術計算ハンドブック, サイエンス社, 1998
- [5] Robert Shreiber, Charles Van Loan, A Storage Efficient WY Representation for Products of Householder Transformations, SIAM J SCI STAT COMPUT vol 10, No 1, pp53-57, 1989
- [6] http://www.nvidia.co.jp/page/home.html
- [7] Matrix Algebra on GPU and Multicore Architectures, http://icl.utk.edu/magma/
- [8] 村上 弘, マルチコア CPU システムおよび小規模 SMP 並列システム上での Tall Skinny 型 QR 分解法の実験,情報処理学会シンポジウムシリーズ v2009, pp273-289, 2009
- [9] Michael Anderson, Grey Ballard, James Demmel, Kurt Keutzer Communication-Avoiding QR Decomposition for GPUs, EECS Department University of California, Berkeley Technical Report No. UCB/EECS-2010-131 , 2010
- [10] 今村俊幸, private communication, 2014年1月
- [11] Kepler コンピュート・アーキテクチャ・ホワイトペーパー http://www.nvidia.co.jp/content/apac/pdf/tesla/nvidia-kepler-gk110-architecture-whitepaper-jp.p df
- [12] Jason Sanders, Edward Kandrot, CUDA by example 汎用 GPU プログラミング入門, インプレスジャパン, 2011

謝辞

本研究を進めるにあたって、今村俊幸先生には多くの事柄についてご指導を承りました。誠に感謝しております。 また、指導教員の仲谷栄伸先生、龍野智哉先生にも大変お世話になり、感謝しております。最後に、旧今村研究 室のメンバーのみなさんからも大変有益な助言をいただきました。深く感謝いたします。